(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2005 年3 月17 日 (17.03.2005)

PCT

(10) 国際公開番号 WO 2005/025043 A1

(51) 国際特許分類7: H02M 3/28

(21) 国際出願番号: PCT/JP2004/008314

(22) 国際出願日: 2004年6月14日(14.06.2004)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ: 特願2003-310350 2003 年9 月2 日 (02.09.2003) JP

(71) 出願人 (米国を除く全ての指定国について): サンケン電気株式会社 (SANKEN ELECTRIC CO., LTD.) [JP/JP]; 〒3528666 埼玉県新座市北野3丁目6番3号 Saitama (JP).

(72) 発明者; および

(75) 発明者/出願人(米国についてのみ): 臼井 浩(USUI,

Hiroshi) [JP/JP]; 〒3528666 埼玉県新座市北野3丁目6番3号サンケン電気株式会社内 Saitama (JP). 古越隆一 (FURUKOSHI, Ryuichi) [JP/JP]; 〒3528666 埼玉県新座市北野3丁目6番3号サンケン電気株式会社内 Saitama (JP). 福本 征也 (FUKUMOTO, Yukinari) [JP/JP]; 〒3528666 埼玉県新座市北野3丁目6番3号サンケン電気株式会社内 Saitama (JP).


(74) 代理人: 清水 敬一 (SHIMIZU, Keiichi); 〒1530061 東京都目黒区中目黒3丁目1番5号YK中目黒ビル 3階 好和特許事務所 Tokyo (JP).

(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS,

/続葉有/

(54) Title: SYNCHRONOUS COMMUTATION DC-DC CONVERTER

(54) 発明の名称: 同期整流型 DC-DCコンパータ



(57) Abstract: A synchronous commutation DC-DC converter comprises a current detection transformer (51) for detecting currents (I_{Q1} , I_{Q2}) flowing through the primary circuit, first and second DC bias power sources (53, 54) generating bias voltages (V_{BS1} , V_{BS2}) larger than the voltage corresponding to the exciting current of a transformer (4), and first and second comparators (55, 57) for driving first and second commutation MOS-FETs (7, 8) when the detection voltage (V_{DT}) of a current detection resistor (52) exceeds the bias voltages (V_{BS1} , V_{BS2}) of the first and second DC bias power sources (53, 54). Since each commutation MOS-FET (7, 8) in the secondary circuit is driven in synchronism with the currents (I_{Q1} , I_{Q2}) of the primary circuit from which the exciting current component of the transformer (4) is removed, it is possible to minimize switching loss of each commutation MOS-FET (7, 8) in the secondary circuit and enhance conversion efficiency of the synchronous commutation DC-DC converter.

(57) 要約: 1次側回路に流れる電流(I_{Q1} , I_{Q2})を検出する電流検出用トランス(51)と、トランス(4)の励磁電流に対応する電圧よりも大きいバイアス電圧(V_{BS1} , V_{BS2})を発生する第1及び第2の直流バイアス電源(53,54)と、電流検出用抵抗(52)の検出電圧(V_{DT})が第1及び第2の直流バイアス電源(53,54)のバイアス電圧(V_{BS1} , V_{BS2})

WO 2005/025043

LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE,

IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

を超えたとき、第1及び第2の整流用MOS-FET(7,8)を駆動する第1及び第2の比較器(55,57)とを同期整流型DC-DCコンパータに設ける。トランス(4)の励磁電流成分を除いた1次側回路の電流(I_{Q1},I_{Q2})に同期して、2次側回路の各整流用MOS-FET(7,8)が駆動されるため、2次側回路の各整流用MOS-FET(7,8)でのスイッチング損失を最小限に抑制して同期整流型DC-DCコンパータの変換効率を向上できる。